Что-то не нашел в даташите, что будет с логическими уровнями
на портах контроллера, когда последний переходит в
режим ADC noise reduction. Я понимаю, что внутренний тактовый сигнал CLKio отрубается, но до спящего режима на выходах
уже были сформированы уровни. Так вот они
останутся, или скажем на время сна выходы будут в Z?
Спасибо.


