Доброго времени суток!
Пытаюсь наладить условно нерабочий адаптер (по имеющейся информации логика не работает должным образом и не вытягивает частоты от 2,5 до 8 мгц), нормальную логику заказал жду.
Чтобы понять решил разрисовать схему (только в некоторых местах Т-образных содинений забыл точки) и сразу выяснились несколько непонятных моментов.
А моменты следующие:
1. Для чего между линией питания и массой поставили резистор номиналом 240ом
2. Для чего резистор в базе транзистора подающего питание на память, шунтирован конденсатором.
3. Для чего подтяжка выхода 74нс00 (нижняя микра маркирована на схеме 00) имеет опять непонятную времязадающую цепочку из резистора и двух емкостей
4. Для чего столь странно включены элементы логики 7400 в буферном инвертирующем режиме хотя есть отдельные элементы НЕ
5. Для чего 74нс125 переодически поднимает выводы в воздух (Z состояние)
6. Если я правильно понял схему, суть воздействия на память это игра напряжением (при стирании светодтод моргает) и частотой синхроимпульса, но для чего тогда городить столь сложный огород из логик, либо наоборот надо еще более сложное решение т.к. в данном случае либо не хватает диапазонов частот либо режутся фронты.
Заранее спасибо!
7. Для чего соединены Clock и DI