Всем привет.

Пытаюсь понять, как правильно подключить память 1661РР074 в параллельном режиме.
Затык в том, что одна из линий шины данных (IO15) в этой микросхеме является адресной (А0).
И я не могу понять, как эти две шины можно поженить. Ведь если адрес ей задан, то куда отправится старший байт данных?
Может, кто-то сталкивался с подобным на отечественной памяти?

Спойлер

а что говорится в спецификации?

У меня не все документы есть, а в тех, что есть, прямо не говорится о разном включении, но есть догадка.
В справочном листе нашел примечание, что разрядность шины определяется сигналом PAGE_EN/SI.
А еще там среди прочего есть такой рисунок:

Спойлер

Общая емкость микросхемы 16 Мбит, адресный вход А21 используется только для "старших" версий на 32 Мбит.
Если размер шины 16 бит, то при использовании 20 свободных линий адреса, начиная с А1, получится 2^20 = 1 048 576 адресов, по 16 бит как раз будет 16 Мбит.
Если размер шины 8 бит (наиболее вероятно, что выбор с помощью PAGE_EN между этими двумя размерностями), то старшие 8 бит не нужно использовать, и вывод IO15 начинает работать как адресный, с остальными давая 2^21 = 2 097 152‬ адресов, по 8 бит получатся те же 16 Мбит.

Вроде логично. Проверю по-живому)

Возможно подразумевалось, что при двухбайтовом формате данных А0 всегда будет 0...