Мелкие вопросы по МК и ПЛИС.

[olegators68]

Вы не ошибаетесь комрад? Разве не требует?

Возможность ручной настройки существует, мне ни разу на EXTRAPIC-е (видит его как JDM) она не понадобилась, ну от багов никто не застрахован, здесь http://vrtp.ru/index.php?showtopic=15037&st=0 ветка по программе.

[R1d3]

скажите что такое контрольная сумма и где её увидеть при прошивке pic. Ногами не пинайте я только начинаю в это дело вникать

[pyzhman]

Читаем описание формата hex.

[Chettuser]

PICPGM - отличный программатор! Это один из немногих программаторов которым мне хоть как то удалось прошить PIC18F2520 для PICkit'а 2.
Только выбирайте вручную тип программатора и желательно если шить будете полноценным EXTRAPIC (выбираем JDM). Оболочку лучше скачать не последнюю, а предпоследнюю v1.5.8.0 - в последней замечены баги.
По поводу настройки EXTRAPIC можно почитать здесь. Пожалуйста, проведите проверку собранного Вами EXTRAPIC как там написано - в будущем вопросов будет меньше.
А вообще лучше прочитать полностью всё.

[BerZerK-ku]

читаем описание формата hex

Вернее intel hex.
Почитать о нем можно например в википедии.

[p630304]

Товарищи хочу научиться программировать ПЛИС XILINX, с чего начать подскажите.

[Chettuser]

С этого.

[Gudd-Head]

С этого.

Я вот тоже мечтаю попробовать ПЛИС. Они есть в паябельных корпусках (с шагом хотя бы 0,8 мм)???

[SubDia]

Они есть в паябельных корпусках (с шагом хотя бы 0,8 мм)???

Есть такие (если, к примеру, брать из CPLD - семейство XC95xx, XC9536 и XC9572 в корпусе VQFP44), однако и ресурсы таких ПЛИС, соответственно, невелики. Для XC9572, например, количество макроячеек - 72 (1600 прогр. вентилей). А это, в общем-то, немного. Я на ентой девайсине, например, секундомер делал. Контроллер CMOS-камеры делал. То есть вещи, в принципе, не шибко серьезные. =)

[Леонид Иванович]

С этого.

Я вот тоже мечтаю попробовать ПЛИС. Они есть в паябельных корпусках (с шагом хотя бы 0,8 мм)???

Конечно! Есть даже в PLCC, панелька ставится на любую макетку с шагом отверстий 2.54 мм. Как пример, макет моего частотомера на основе Altera EPM3032ALC44-10:

[p630304]

Вы меня не правильно поняли,я имею в виду написать программу на языке VHDL

[SubDia]

То есть Вы хотите, чтобы мы Вам посоветовали с чего начать в плане программирования? Позвольте поинтересоваться, а почему именно VHDL? Я из праздного любопытства спрашиваю, лично мне ближе оказался Verilog.
Дам Вам одну ссылочку (если Вы еще не бывали на этом сайте): http://www.fpga4fun.com
Очень интересный и познавательный портал. Для меня он стал стартовым в отношении работы с ПЛИС.

[p630304]

Спасибо,согласен,но хотелось понять как написать команды чтобы ПЛИС понял что я от него прошу.
Все увидел.
Прошу прощения

[FreshMan]

SubDia, будьте любезны обясните на пальцах чем Verilog лучше VHDL ?

[Chettuser]

Вопрос не ко мне, но Verilog мне понравился, показался более компактным, что ли... Да и Си чем то напоминает.

[FreshMan]

с какого лучше начинатть изучение ?

[Meteor]

С того на котором думать легче.
Верилог по синтаксису ближе к С. Помогал тут комуто разобраться с ним, но лично меня этот язык не впечатлил.
VHDL оказался ближе по восприятию.
А вообще VHDL vs Verilog - такой же холивар как AVR vs PIC или DSP vs FPGA...

[FreshMan]

VHDL оказался ближе по восприятию.

по какому учебнимку его легче учить ?

[Meteor]

Пользую 3 основных книги
VHDL Эффективное использование при проектировании цифровых систем
VHDL справочное пособие по основам языка
ПЛИС фирмы "ALTERA" элементная база, система проектировнаия и языки описания аппаратуры.
Кстати, учиться синтезу на ПЛИС != учиться программировать МК.
Тут надо представить и описать будущую схему.
Например делаем частотомер. Он состоит из:
генератор тактовых импульсов;
формирователь временных интервалов;
счетчик импульсов;
узел управления;
устройство индикации.
Вот каждый из них надо описать, соеденить между собой и оттестить.
К примеру код генератора цветовых полос

Код: Выделить всё

library ieee;
use ieee.numeric_std.all;
use ieee.std_logic_1164.all;

Entity Color_sel IS
PORT(
	clk:in std_logic;
	num_str:in std_logic_vector(8 downto 0);
	num_point:in std_logic_vector(9 downto 0);
	DR,DB,DG:out std_logic_vector(7 downto 0)
	);
end Color_sel;

ARCHITECTURE sl OF Color_sel IS

BEGIN
Process(clk)
	variable red, blue, green:unsigned(7 downto 0);
	variable str:unsigned(8 downto 0);
	variable col:unsigned(9 downto 0);
	variable mn:unsigned(7 downto 0);
	constant sm:unsigned(9 downto 0):="0001001000";
	constant stp_point:unsigned(9 downto 0):="0000111100";
	begin
	if(rising_edge(clk))then
		str:=unsigned(num_str);
		col:=unsigned(num_point);
		mn:=str(7 downto 0);
		if(col<sm)then--="0000000000")then
			red:="10101010";
			blue:="11001100";
			green:="10111011";
		elsif(col=sm)then--"0000001010")then
			red:="00000000";
			blue:="00000000";
			green:="00000000";
		elsif(col=sm+stp_point)then
			red:="11111111";
			blue:="00000000";
			green:="00000000";
		elsif(col=sm+2*stp_point)then
			red:="00000000";
			blue:="11111111";
			green:="00000000";
		elsif(col=sm+3*stp_point)then
			red:="11111111";
			blue:="11111111";
			green:="00000000";
		elsif(col=sm+4*stp_point)then
			red:="00000000";
			blue:="00000000";
			green:="11111111";
		elsif(col=sm+5*stp_point)then
			red:="11111111";
			blue:="00000000";
			green:="11111111";
		elsif(col=sm+6*stp_point)then
			red:="00000000";
			blue:="11111111";
			green:="11111111";
		elsif(col=sm+7*stp_point)then
			red:="11111111";
			blue:="11111111";
			green:="11111111";
		end if;
		DR<=std_logic_vector(red and mn);
		DB<=std_logic_vector(blue and mn);
		DG<=std_logic_vector(green and mn);
	end if;
end process;
end sl;

И результат работы (вместе с генератором адресации)

[FreshMan]

Meteor, вы говорите что нужно описывать, а я вот слышал что с помощью языка верилог в графической среде можна из всевозможных кубиков собираттьинтересующее меня устройство ?
Или я слышал звон да не понял где он и все это брехня ?