

# Сводная таблица команд PIC12/16 XLP улучшенной группы микроконтроллеров с аналогиями MCS51 & AVR Tiny&Mega.

$k8 = 0 - 255$   
 $d = 0 (w)$  или  $1 (f)$   
(по умолчанию  $d=1$ )

14bit  
 $0 < f < 0x7F$  (127)  
 $-256 < adr < 255$   
 $0 < add < 2047$   
 $0 < bit < 7$   
 $5 < r < 7$   
 $0 < n < 1$

rstep=пропуск команды  
обращение к INDF в качестве f(Rn) выполняет обращение к регистру, адрес которого находится в соответствующем регистре FSR ... INDF,d = ... @FSR,d

ADDWF f,d	SUBWF f,d	ANDWF f,d	IORWF f,d	XORWF f,d	MOVF f,d <sup>R-R</sup>	MOVWF f <sup>*</sup>	COMF f,d <sup>R-R</sup>	CLRF f <sup>R-R</sup>	CLRW
$ADD Rn,A$ $ADD A,Rn$ $JMP PCLATH:(PCL+A)$	$SUB Rn,A$ $MOV B,Rn$ $SUB B,A$ $XCH B,A$ $JMP PCLATH:(PCL-A)$	$AND Rn,A$ $AND A,Rn$ $JMP PCLATH:(PCL AND A)$	$OR Rn,a$ $OR a,Rn$ $JMP PCLATH:(PCL OR A)$	$XOR Rn,A$ $XOR A,Rn$ $JMP PCLATH:(PCL XOR A)$	$MOV Rn,Rn$ (TEST f) $(MOV PORTn, PINn)$ $MOV A,Rn$ (MOV A,@FSR)	$MOV Rn,A$ $MOVWF INDF = MOV @FSR,A$ $JMP PCLATH:A$	$CPL Rn$ $MOV A,Rn$ $CPL A$ $JMP PCLATH:(NOT PCL)$	$CLR Rn$ $CLR INDF = CLR @FSR$ $JMP PCLATH:0x00$	$CLR A$
ADDLW k8	SUBLW k8	ANDLW k8	IORLW k8	XORLW k8	MOVLW k8 <sup>*</sup>	MOVLB k4 <sup>*</sup>	MOVLP k7 <sup>*</sup>	ADDFSR m,k6 <sup>*</sup>	ASRF f,d <sup>R-R</sup>
$ADD A,#k8$ $SUB #k8,A$ !!! в результате A !!!	$AND A,#k8$	$OR A,#k8$	$XOR A,#k8$	$MOV A,#k8$	$MOV BSR,#k4$ (0 < k4 < 15)	$MOV PCLATH,#k7$ (0 < k7 < 127)	$ADD FSRmH:FSRmL,#k6$ (0 < m < 1) (-31 < k6 < 31)	$ASRF Rn$ $MOV W,Rn$ $ASRF W$	
ADDWFC f,d	SUBWFB f,d	DECf,f,d <sup>R-R</sup>	INCF f,d <sup>R-R</sup>	DECFSZ f,d <sup>R-R</sup>	INCFSZ f,d <sup>R-R</sup>	BCF f,b <sup>R-R</sup>	BSF f,b <sup>R-R</sup>	LSLF f,d <sup>R-R</sup>	LSRF f,d <sup>R-R</sup>
$ADD C Rn,A$ $ADD C A,Rn$	$SUBB Rn,A$ $MOV B,Rn$ $SUBB B,A$ $XCH B,A$	$DEC Rn$ $MOV A,Rn$ $DEC A$	$INC Rn$ $MOV A,Rn$ $INC A$	$DJZ Rn,rstep$ $MOV A,Rn$ $DJZ A,rstep$	$INC Rn$ $JZ rstep$ $MOV A,Rn$ $INC A$ $JZ rstep$	$CLR Rn.bit$ $BCF INDF = CLR @FSR.bit$	$SET Rn.bit$ $BSF INDF = SET @FSR.bit$	$LSLF Rn$ $MOV W,Rn$ $LSLF W$	$LSRF Rn$ $MOV W,Rn$ $LSRF W$
GOTO addr <sup>*</sup>	CALL addr <sup>*</sup>	RETLW k8 <sup>*</sup>	RETURN <sup>*</sup>	RETFIE <sup>*</sup>	SWAPF f,d <sup>R-R</sup>	BTFS f,b <sup>R-R</sup>	BTFS f,b <sup>R-R</sup>	RLF f,d <sup>R-R</sup>	RRF f,d <sup>R-R</sup>
$JMP PCLATH<6:5:4:3>:addr$	$CALL PCLATH<6:5:4:3>:addr$	$MOV A,#k8$ $RET$	$RET$	$RETI$	$SWAP Rn$ $MOV A,Rn$ $SWAP A$ $JMP PCLATH:(SWAP PCL)$	$JNB Rn.bit,rstep$ $BTFS INDF = JNB @FSR.bit,rstep$	$JB Rn.bit,rstep$ $BTFS INDF = JB @FSR.bit,rstep$	$RLC Rn$ $MOV A,Rn$ $RLC A$	$RRC Rn$ $MOV A,Rn$ $RRC A$
BRA adr <sup>*</sup>	CALLW <sup>*</sup>	BRW <sup>*</sup>	RESET	NOP <sup>*</sup>	CLRWD	SLEEP	TRIS <sup>*</sup>	OPTION	
$SJMP adr$ (-256 < adr < 255)	$CALL PCLATH:A$	$JMP PC+A$	<small>software device</small> RESET	<small>NOP</small> NOP	<small>WDR</small>	<small>SLEEP</small>	<small>MOV TRIS(r),A</small>	<small>MOV OPTION,A</small>	
MOVIW ++FSRn	MOVIW --FSRn	MOVIW FSRn++	MOVIW FSRn--	MOVIW k6[FSRn]					
$INC FSRn$ $LD A,@FSRn$ (0 < n < 1)	$DEC FSRn$ $LD A,@FSRn$ (0 < n < 1)	$LD A,@FSRn$ $INC FSRn$ (0 < n < 1)	$LD A,@FSRn$ $DEC FSRn$ (0 < n < 1)	$ADD FSR,#k6$ $LD A,@FSRn$ (0 < n < 1) (-31 < k < 31)					
MOVWI ++FSRn <sup>*</sup>	MOVWI --FSRn <sup>*</sup>	MOVWI FSRn++ <sup>*</sup>	MOWWI FSRn-- <sup>*</sup>	MOVWI k6[FSRn] <sup>*</sup>					
$INC FSRn$ $ST @FSRn,A$ (0 < n < 1)	$DEC FSRn$ $ST @FSRn,A$ (0 < n < 1)	$ST @FSRn,A$ $INC FSRn$ (0 < n < 1)	$ST @FSRn,A$ $DEC FSRn$ (0 < n < 1)	$ADD FSR,#k6$ $ST @FSRn,A$ (0 < n < 1) (-31 < k < 31)					

запись в PCL вызывает автоматическую загрузку PCLATH -> PCH

7 6 5 4 3 2 1 0

PCLATH

при GOTO или CALL загружается только адрес страницы

Линейная карта ПЗУ (для младших 8ми бит)  
диапазон отображения от 0x8000 (0x0000 ПЗУ)  
до 0xFFFF (0x7FFF ПЗУ)

FSRnH FSRnL

1 Location Code

Линейная карта ОЗУ кусочки сложены последовательно от 0x2000 до 0x29AF

FSRnH FSRnL

0 0 1 Location Code

Традиционная карта ОЗУ выбор ОЗУ при косвенной адресации

FSRnH FSRnL

0 0 0 Banc Select Location Code

BSR opcode

выбор ОЗУ при прямой адресации

Регистр W представлен в РСФ как РОН области core registers !

RnF=0-127 - адрес регистра в текущем банке (стандартная прямая адресация)

Обращение к INDF равноценно обращению к ячейке ОЗУ, адрес которой указан в FSR  
(@FSR для mcs51)

Варианты ассемблерной мнемоники:

KOP регистр,f = KOP регистр,F = KOP регистр,r = KOP регистр (по умолчанию)

KOP регистр,0 = KOP регистр,W = KOP регистр,r

где "регистр" = объявленное имя регистра или его адрес в текущем банке ОЗУ

Когда регистр ввода/вывода используется для модификации самого себя (MOV PORTn,1)

то для записи будут использованы значения с выводов, а не из защелок порта.  
/только если порт сконфигурирован как выходной/

Для операций табличного чтения данных и относительных вычисляемых переходов за нулевой адрес (смещение = 0)

принимается адрес ячейки памяти, следующий за командой, модифицирующей PCL !!! addwf PCL,f при W=0xFF = "вечный цикл" !!!

Применение команд, модифицирующих PCL требует особого внимания к размещению команд в адресном пространстве

и величине результирующего значения в PCL, так как требуется корректное значение результата данных в паре PCLATH4:0:PCL

!!! чтение PCL содержимого PCLATH не изменяет !!!

шестнадцатеричное : $h'9f=0x9F$
десятичное : $d'100'=100$
восьмеричное : $o'77'$
двоичное : $b'01010011'$
ASKII : $a'c'=c'$

ПРИ ВЫЧИТАНИИ:	
Z=0, C=1	результат положительный
C=Z=1	результат равен 0
C=Z=0	результат отрицательный



- ⊕ - на флаги не воздействует
- ⊖ - расширенная система команд
- ≡ - аналог при d=1 ( $>-f$ )
- при Rn=INDF (d=1)
- при d=1 адресем = PCL
- аналог при d=0 ( $>-w$ )
- без альтернативы (A или Rn)

R-R — данная операция может выполняться непосредственно с регистром без участия аккумулятора